

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月 7 日

願 番 Application Number:

特願2002-324104

[ST. 10/C]:

[JP2002-324104]

出 願 人 Applicant(s):

株式会社東芝

2003年10月21日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

A000204429

【提出日】

平成14年11月 7日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/00

【発明の名称】

半導体装置および半導体装置の製造方法

【請求項の数】

16

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

藤田 敬次

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

中田 錬平

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

宮島 秀史

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任じた代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】

011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

ページ: 3/E

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 半導体装置および半導体装置の製造方法

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板上に形成された第1の絶縁材からなる比誘電率2.5以下のポ ーラス絶縁膜と、

前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方とを 具備し、

前記ポーラス絶縁膜におけるポアの少なくとも一部は、内壁に前記第1の絶縁 材とは異なる第2の絶縁材の層を有することを特徴とする半導体装置。

【請求項2】 前記ポーラス絶縁膜における内壁に第2に絶縁材の層を有す るポアの最大径は、3 n m以下であることを特徴とする請求項1に記載の半導体 装置。

【請求項3】 前記第1の絶縁材は有機成分を含み、前記第2の絶縁材はシ リコン酸化物を含むことを特徴とする請求項1または2に記載の半導体装置。

【請求項4】 半導体基板と、

前記半導体基板上に形成された比誘電率2.5以下のポーラス絶縁膜と、

前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方とを 具備し、

前記ポーラス絶縁膜のポアの平均径が、絶縁膜内部より表面近傍で小さいこと を特徴とする半導体装置。

【請求項5】 前記ポーラス絶縁膜のポアの平均径は、前記プラグおよび配 線層の少なくとも一方の近傍で小さく、プラグおよび配線層の少なくとも一方か ら離れると大きいことを特徴とする請求項4に記載の半導体装置。

【請求項6】 前記プラグおよび配線層の少なくとも一方は、表面にバリア メタル膜を有するCu層からなることを特徴とする請求項1ないし5のいずれか 1項に記載の半導体装置。

【請求項7】 半導体基板上に比誘電率2.5以下のポーラス絶縁膜を形成 する工程と、

前記ポーラス絶縁膜に凹部を形成する工程と、

前記凹部に導電材料を埋め込んで、プラグおよび配線層の少なくとも一方を形成する工程と

を具備し、

前記導電材料が埋め込まれる前の前記ポーラス絶縁膜をチャンバー内に配置し、酸化性ガスと還元性ガスとを交互に導入して酸化還元反応により、前記ポーラス絶縁膜のポア内壁に反応生成物の層を形成することを特徴とする半導体装置の製造方法。

【請求項8】 前記半導体基板上に形成されるポーラス絶縁膜におけるポアの最大径は、4 n m以上であることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記酸化性ガスは、 O_2 、 N_2O 、 C_{12} 、 F_2 、 O_3 、および WF_6 からなる群から選択される少なくとも 1 種を含むことを特徴とする請求項 7 または 8 に記載の半導体装置の製造方法。

【請求項10】 前記還元性ガスは、 SiH_4 、 H_2 、およびHFからなる群から選択される少なくとも1種を含むことを特徴とする請求項7ないし9のいずれか1に記載の半導体装置の製造方法。

【請求項11】 前記ポーラス絶縁膜のポア内壁への反応生成物の層の形成は、前記ポーラス絶縁膜に凹部を形成した後に行なわれることを特徴とする請求項7ないし10のいずれか1項に記載の半導体装置の製造方法。

【請求項12】 前記ポーラス絶縁膜は有機成分を含み、前記反応生成物はシリコン酸化物を含むことを特徴とする請求項7ないし11のいずれか1項に記載の半導体装置の製造方法。

【請求項13】 半導体基板上にポーラス絶縁膜を形成する工程と、

前記ポーラス絶縁膜に凹部を形成する工程と、

前記凹部に導電材料を埋め込んで、プラグおよび配線層の少なくとも一方を形成する工程とを具備し、

前記ポーラス絶縁膜に対し、電子ビームを照射してポアの径を拡大することを 特徴とする半導体装置の製造方法。 【請求項14】 前記半導体基板上に形成される前記ポーラス絶縁膜のポアの平均径は、1 n m以下であることを特徴とする請求項13に記載の半導体装置の製造方法。

【請求項15】 前記ポーラス絶縁膜に対し、電子ビームを照射してポアの径を拡大することは、前記凹部に導電材料を埋め込んだ後に行なわれることを特徴とする請求項13または14に記載の半導体装置の製造方法。

【請求項16】 前記導電材料を埋め込んでプラグおよび配線層の少なくとも一方を形成する工程は、バリアメタル膜を介してCu層を堆積する工程を含むことを特徴とする請求項7ないし15のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に係わり、特に、低誘電率膜を層間 絶縁膜として用いた半導体装置およびその製造方法に関する。

[0002]

【従来の技術】

半導体装置における配線部分の遅延を低減するためには、層間絶縁膜の比誘電率を低減することが望まれる。十分に小さい比誘電率を確保するには、例えば、層間絶縁膜中に空間、すなわちポアを形成してポーラス絶縁膜を作製するという手法が挙げられる。有機シリコン膜の場合、ポアの平均径が2~3 n m 程度であれば比誘電率を2.5以下にすることは可能である。

[0003]

ポア径が大きいほど絶縁膜の比誘電率は低下するものの、配線の信頼性は低下するおそれがある。例えば、最大径が4 n m以上の大きなポアを有するポーラス絶縁膜では、ダマシン法により金属配線を形成する際に次のような不都合が生じる。こうした絶縁膜に溝が加工されると、比較的大きなポアが溝側壁に露出して凹部となり、連続したバリアメタル膜を形成することが困難となる。その結果、配線の信頼性が大きく損なわれるおそれがある(例えば、特許文献 1 参照)。

[0004]

一方、ポーラス絶縁膜におけるポアの平均径が 1 n m以下の場合には、比誘電率を十分に低減することが困難となる。

[0005]

【特許文献1】

特開2002-246383号公報

[0006]

【発明が解決しようとする課題】

そこで本発明は、比誘電率が十分に低い絶縁膜を有し、信頼性の高い半導体装置を提供することを目的とする。

[0007]

また本発明は、バリアメタルのバリア特性の劣化を招かずに、十分に低い比誘電率を有する絶縁膜を形成し得る半導体装置の製造方法を提供することを目的とする。

[0008]

《課題を解決するための手段》

上記課題を解決するために、本発明の一態様は、半導体基板と、

前記半導体基板上に形成された第1の絶縁材からなる比誘電率2.5以下のポーラス絶縁膜と、

前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方とを 具備し、

前記ポーラス絶縁膜におけるポアの少なくとも一部は、内壁に前記第1の絶縁材とは異なる第2の絶縁材の層を有することを特徴とする半導体装置を提供する。

[0009]

また本発明の他の態様は、半導体基板と、

前記半導体基板上に形成された比誘電率2.5以下のポーラス絶縁膜と、

前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方とを 具備し、 前記ポーラス絶縁膜のポアの平均径が、絶縁膜内部より表面近傍で小さいこと を特徴とする半導体装置を提供する。

[0010]

本発明のさらに他の態様は、半導体基板上に比誘電率 2.5以下のポーラス絶縁膜を形成する工程と、

前記ポーラス絶縁膜に凹部を形成する工程と、

前記凹部に導電材料を埋め込んで、プラグおよび配線層の少なくとも一方を形成する工程と

を具備し、

前記導電材料が埋め込まれる前の前記ポーラス絶縁膜をチャンバー内に配置し、酸化性ガスと還元性ガスとを交互に導入して酸化還元反応により、前記ポーラス絶縁膜のポア内壁に反応生成物の層を形成することを特徴とする半導体装置の製造方法を提供する。

[0011]

本発明のさらに他の態様は、半導体基板上にポーラス絶縁膜を形成する工程と

前記ポーラス絶縁膜に凹部を形成する工程と、

前記凹部に導電材料を埋め込んで、プラグおよび配線層の少なくとも一方を形成する工程とを具備し、

前記ポーラス絶縁膜に対し、電子ビームを照射してポアの径を拡大することを 特徴とする半導体装置の製造方法を提供する。

[0012]

【発明の実施の形態】

以下、図面を参照して本発明の実施形態を説明する。

[0013]

(実施形態1)

図1は、本発明の一実施形態にかかる半導体装置の製造方法を表わす断面図である。

[0014]

まず、図1 (a) に示すように、素子 (図示せず) が形成された半導体基板1 上にポーラス絶縁膜2を形成する。ポーラス絶縁膜2は、有機絶縁膜および有機シリコン膜のいずれでもよく、塗布法またはCVD法により形成することができる。具体的には、有機絶縁膜としては、例えばポリアリーレンおよびポリアリーレンポリエーテルが挙げられ、有機シリコン膜としては、例えばメチルシルセスキオキサン (MSQ)、ポリメチルシロキサン (MSX) 等が挙げられる。

[0015]

例えば、塗布法によりMSQ膜のようなポーラス絶縁膜2を成膜する場合には、重量平均分子量10万~1000万程度のものを、アルコール系溶媒などの有機溶媒に溶解してなる溶液材料(ワニス)が用いられる。ワニスを半導体基板1上に塗布し、200~500で10~120分程度加熱して溶媒を揮発させることによって、比誘電率が2.5以下のポーラス絶縁膜2が形成される。

[0016]

得られたポーラス絶縁膜2中の個々のポアは、完全に独立して存在するのではなく、隣接するいくつかのポアが微細な空隙により連通して表面に達している。こうしたポアの径は断面TEMにより観察することができ、図1 (a) に示すように、最大径が4 n m以上の大径ポア3が存在することがある。

[0017]

引き続いた工程において、こうした大径ポア3の存在する個所に溝が設けられると、溝側壁にはポア径に相当する大きさの凹部が生じてバリアメタル膜を連続して形成することが困難となる。

[0018]

本実施形態においては、ポーラス絶縁膜2に溝を加工する前に、ALD(Atomic Layer Deposition)-CVD装置を用いた酸化還元反応により大径ポア3を最適な大きさに縮小する。

[0019]

まず、ポーラス絶縁膜 2 が形成された半導体基板 1 を成膜チャンバー内に設置し、 $200\sim500$ C程度、例えば 400 Cに基板を加熱しつつ、 $0.1\sim10$ Torr、例えば 5 Torrの条件で、酸化性ガスと還元性ガスとを交互に導入

する。

[0020]

酸化性ガスとしては、 O_2 、 N_2O 、 Cl_2 、 F_2 、 O_3 、および WF_6 からなる群から選択される少なくとも1種を用いることができ、還元性ガスとしては、 S_1 H_4 、 H_2 、およびHFからなる群から選択される少なくとも1種が挙げられる。これら2種類のガスは、任意に組み合わせて用いることができ、その流量は、10~500sccm程度、例えば100sccmとすることができる。

[0021]

酸化性ガスとして O_2 ガス、還元性ガスとして S_iH_4 ガスを用いる場合には、例えば、 S_iH_4 ガスを $10^\circ O_s$ c c mの流量で30秒間導入した後、 A_r ガスで30秒間パージする。次いで、 O_2 ガスを100s c c mの流量で30秒間導入した後、 A_r ガスで30秒間パージする。こうした S_iH_4 、 A_r 、 O_2 、 A_r の導入によって1サイクルが行なわれる。各ガスの導入時間は、 $5\sim60$ 秒の間で選択すればよい。

[0022]

Ar ガスでのパージにより、チャンバー内の SiH_4 ガスは排出されるが、ポーラス絶縁膜 2 のポア内部に充填された SiH_4 ガスは、吸着によりその内壁に付着する。次いで O_2 ガスが導入されると、ポア内部に残留した SiH_4 ガスと O_2 ガスとが反応し、図1 (b) に示すように、生成物としてのシリコン酸化物 (SiO_2) 4 がポア内壁に堆積する。

[0023]

有機絶縁膜または有機シリコン膜からなるポーラス絶縁膜(第1の絶縁膜)9のポア3の少なくとも一部には、反応生成物(第2の絶縁膜)4の層が形成されたといえる。

[0024]

こうして反応生成物 4 をポア内壁に堆積することによって、ポア 3 の最大径を 3 n m以下に低減することができる。最大径が 3 n m以下であれば、溝加工後に 溝側壁に露出したところで、バリアメタル膜の形成に悪影響を及ぼさない。前述 の条件のサイクルを 5 0 回繰り返すことによって、 5 n m のポアが 2 n m まで縮

小できることが確認された。

[0025]

ここで、処理後のポーラス絶縁膜2におけるポアサイズの分布を図2のグラフに示す。図2(a)は処理前の分布を表わし、図2(b)は処理後の分布を表わす。ガスが導入されやすく吸着量も多いことから、反応生成物4は、より大きな径を有するポア3の内壁に優先的に堆積する。したがって、処理後には4 n m以上の大径ポアは存在しないことが、図2(b)に明確に示されている。

[0026]

ポーラス絶縁膜2においては、表面近傍の方がガスの透過性が高いので、内部より表面近傍のポア内への反応生成物4の堆積量を多くすることができる。図3には、絶縁膜2の表面近傍および内部について、処理によるポアサイズの変化を示した。図3(a)は、全膜厚の20%程度の表面近傍におけるポアサイズ分布を表わし、図3(b)は、半分程度の膜厚におけるポアサイズの分布を表わす。いずれのグラフにも、処理前のポアサイズ分布(図2(a))を、曲線aとして示してある。処理後のポアサイズ分布は、表面近傍では、曲線bで表わされるように1nm付近に極大を有し、平均径は1.0nm程度である。一方、内部におけるポアサイズ分布は、曲線cで表わされるように1.5nm付近に極大を有し、平均径は1.3nm程度である。このように、絶縁膜中のポア3の平均径は内部よりも表面近傍で小さくなる。

[0027]

表面近傍のポア3の平均径が内部よりも小さくなることによって、硬さや密度が増加するので、絶縁膜2の機械的強度および化学的強度が高められる。その結果、溝加工に使用されたレジストを剥離するためのアッシャー時、さらには、プラグや配線層を溝へ埋め込むための研磨処理時における耐性も向上する。

[0028]

しかも、ポア3の最大径が3nm以下に縮小されているので、処理後のポーラス絶縁膜2に配線やコンタクト形成のための溝加工により凹部が生じたところで、バリアメタル膜の形成に影響を及ぼすことはない。したがって、図1(c)に示すように、溝内に連続したバリアメタル膜5をTaやTaNにより形成して、

Cu配線6を埋め込むことが可能となる。

[0029]

(実施形態2)

酸化還元反応によって、溝加工後のポーラス絶縁膜の大径ポアを縮小すること も可能である。

[0030]

図4は、実施形態2にかかる半導体装置の製造方法を表わす断面図である。

[0031]

前述の実施形態 1 の場合と同様の手法により、図 4 (a) に示すように半導体基板 1 上にポーラス絶縁膜 2 を形成する。このとき、ポーラス絶縁膜 2 中には、最大径 4 n m以上の大径ポア 3 が存在することがある。

[0032]

本実施形態においては、こうしたポーラス絶縁膜2に溝8が形成される。これによって図4(b)に示すように、溝8の側壁にはポア径に相当する大きさの凹部12が生じる。

[0033]

凹部12が生じたポーラス絶縁膜2を有する半導体基板1は、前述と同様の成膜チャンバー内に設置して同様に加熱しつつ、酸化性ガスと還元性ガスとをチャンバー内に交互に導入する。本実施形態で処理されるポーラス絶縁膜2においては、凹部12が溝8の側壁に露出しているので、この凹部12を選択的に埋めるように条件を変更すればよい。チャンバー内の圧力をより高くするとともに、各ガスの導入時間をより短くすることによって、溝側壁に露出したポアを選択的に埋めることができる。チャンバー内の圧力は1~50Torr程度、例えば10Torrとし、酸化性ガス、還元性ガス、およびパージガスの導入時間は、10~30秒程度、例えば10秒とすることによって、達成することができる。

[0034]

このように溝加工後のポーラス絶縁膜2に処理を行なうことによって、内部のポア径は特に縮小することなく、溝側面の凹部を埋めることができる。したがって、図4 (c)に示すように溝8内に連続したバリアメタル膜5をTaやTaN

により形成して、Cu配線6を埋め込むことが可能となる。すでに説明したように、反応生成物7は、絶縁膜2の内部のポア3よりも表面近傍のポア3に優先して堆積するので、得られた絶縁膜2においては、表面近傍のポア3に加えて埋め込まれた配線層近傍のポア3が小さくなる。

[0035]

本実施形態の方法においては、溝側壁に露出した凹部を堆積物で選択的に充填することができ、絶縁膜内部のポア径は大径のまま維持することが可能である。 このため、絶縁膜の比誘電率を低く保てる点で有利である。

[0036]

(実施形態3)

図5は、実施形態3にかかる半導体装置の製造方法を表わす断面図である。

[0037]

図5 (a) に示すように、素子(図示せず)が形成された半導体基板 1上にポーラス絶縁膜 9 を形成して溝を設け、バリアメタル膜 5 を介して C u 配線 6 を埋め込む。ポーラス絶縁膜 9 は、C H_3 基を含有する有機シリコン膜(例えば、M S Q 膜、M S X 膜など)、有機絶縁膜(例えば、ポリアリーレン、ポリアリーレンポリエーテルなど)により形成することができる。

[0038]

塗布法によりMSQ膜のようなポーラス絶縁膜9を形成する場合、条件によっては、平均径が1nm以下という微小なポア10が絶縁膜中に生じることがある。例えば、MSQ膜の場合、重量平均分子量100~1万程度のものを、アルコール系溶媒などの有機溶媒に溶解してなる溶液材料(ワニス)を用い、ワニスを半導体基板1上に塗布し、200~500℃で10~120分程度加熱して溶媒を揮発させることによって成膜するときである。

[0039]

 酸素=600/100/200sccm、圧力:4Torr、RFパワー:40 0Wである。

[0040]

こうしたポーラス絶縁膜9では、ポア10の平均径が小さいことから、溝加工によってポアが側面に露出したところで、バリアメタルの埋め込み不良等の問題が生じるおそれはない。したがって、信頼性の高い配線を形成することが可能であるものの、比誘電率を十分に低下させることができず、比誘電率は2.5以上となる。

[0041]

そこで、本実施形態においては、電子線(EB)を照射することにより絶縁膜内のポア内壁をエッチングして、ポア径を拡大する。有機シリコン膜の場合には、 N_2 がスまたは O_2 がスを $100\sim1000$ sccm、例えば1000sccmの流量で導入しつつ、次のような条件で行なうことができる。加速電圧は $1\sim20$ kV、例えば10kVとし、圧力は $0.1\sim100$ Torr、例えば10Torrとし、ドーズ量は $10\sim2000$ μ C/c μ C

[0042]

例えば N_2 雰囲気中でEBを照射することによって、ポア内に導入された N_2 ガスが電子線により励起されてラジカル化し、有機シリコン膜の CH_3 基が除去されてポア内壁はエッチングされる。その結果、図5(b)に示すように拡大されたポア11が得られる。有機絶縁膜の場合には、膜中のC(カーボン)が除去されることによって、ポア10が拡大される。

[0043]

EB照射前後におけるポアサイズの分布の変化を、図6に示す。図6(a)は照射前におけるポアサイズの分布であり、平均径は $1\,n\,m$ 以下と小さい。EB照射によりポア径が全体的に拡大され、図6(b)に示すように平均径で $2\sim3\,n\,m$ 程度のポアが得られる。その結果、比誘電率を2. 5以下に低減することができる。

[0044]

特に、上述した例においては、EB照射は配線を埋め込んだ後に行なわれるので、大きなポアが生じてもバリアメタル膜の埋め込み特性に何ら問題を引き起こすことはない。むしろ、絶縁膜の比誘電率を低下させるためには、ポアは大きいほど有利である。したがって、5 n m以上のポアが形成されてもよく、この場合には、比誘電率を2以下に低減することが可能である。

[0045]

なお、ポア内壁のエッチング量は、EBのドーズ量によって制御することができ、ドーズ量を多くするとエッチング量が増加する。したがって、ドーズ量を変化させることによって、任意のサイズまでポア径を拡大することができる。例えば、拡大後のポアの最大径を3 n m程度に抑える場合には、より少ないドーズ量、例えば3 0 0 μ C / c m 2 程度とすればよい。加速電圧や圧力といった残りの条件は、前述と同等とすることができる。

[0046]

こうした手法は、配線を埋め込む前、具体的には溝加工前あるいは溝加工後の 絶縁膜に適用して、平均径1 n m以下のポアを最大3 n m程度に拡大することが 可能となる。拡大後のポアの最大径が3 n m以下に制御されるので、溝に側壁に 露出して凹部が生じたところで、バリアメタルの埋め込み特性を劣化させること はない。しかも、絶縁膜の比誘電率を2.5以下に低減することもできる。

[0047]

《発明の効果》

以上詳述したように、本発明によれば、比誘電率が十分に低い絶縁膜を有し、 信頼性の高い半導体装置が提供される。また本発明によれば、バリアメタルのバ リア特性の劣化を招かずに、十分に低い比誘電率を有する絶縁膜を形成し得る半 導体装置の製造方法が提供される。

[0048]

本発明は、多層配線構造、特にダマシン配線構造を有する半導体装置の製造に極めて有効に用いられ、その工業的価値は絶大である。

【図面の簡単な説明】

【図1】

実施形態1にかかる半導体装置の製造方法を表わす工程断面図。

【図2】

ポーラス絶縁膜中のポアサイズの分布を示すグラフ図。

【図3】

ポーラス絶縁膜中のポアサイズの分布を示すグラフ図。

【図4】

実施形態2にかかる半導体装置の製造方法を表わす工程断面図。

【図5】

実施形態3にかかる半導体装置の製造方法を表わす工程断面図。

【図6】

ポーラス絶縁膜中のポアサイズの分布を示すグラフ図。


【符号の説明】


- 1 · · · S i 基板
- 2…ポーラス絶縁膜
- 3…大径ポア
- 4…反応生成物
- 5…バリアメタル膜
- 6 ··· C u 配線
- 7…反応生成物
- 8…溝
- 9…比誘電率2.5以上のポーラス絶縁膜
- 10…小径ポア
- 11…拡大されたポア
- 12…凹部


【書類名】

図面


【図1】









【図2】





【図3】








図4]












図5]





【図6】





【書類名】

要約書

【要約】

【課題】 比誘電率が十分に低い絶縁膜を有し、信頼性の高い半導体装置を提供する。

【解決手段】 半導体基板(1)と、前記半導体基板上に形成された比誘電率2.5以下の第1の絶縁材からなるポーラス絶縁膜(2)と、前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方(6)とを具備する半導体装置である。前記ポーラス絶縁膜におけるポア(3)の少なくとも一部は、内壁に前記第1の絶縁材とは異なる第2の絶縁材の層(4)を有することを特徴とする。

【選択図】 図1

特願2002-324104

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

2001年 7月 2日

(更埋田)住 所

住所変更

氏 名

東京都港区芝浦一丁目1番1号

株式会社東芝